DDR5 RDIMM VLP

5600MT/sへアップグレードする場合に、薄いPCBで起こる信号干渉に対処するため、Innodiskは超低損失PCBとHDI（高密度相互接続）のPCBレイアウト設計を採用しています。これによりコンポーネント密度が高まり基板サイズが小型化され、コンポーネントのレイヤー数が増え接続が小型化され、信号伝送距離が短くなります。
 

PMICはDRAMモジュールの電源管理に欠かせません。1.2Vから1.1Vへの電圧変換の際、電圧変動と電気ノイズがモジュールの性能と安定性を脅かす可能性があります。JEDEC準拠のPMICですら、様々なマザーボードやコンポーネントを組み合わせれば、性能が変化することがあります。

電力の流れの安定性を評価するため、Innodiskは複数のベンダーのPMICで電源品質テストを実施しています。安定した信号伝送には、安定した電源の供給が欠かせません。以下の図では、テストはコンポーネントがコンポーネントAよりも低い出力リップルノイズを持つことを示しています。リップルノイズと電圧増幅度が低いことは信号の整合性が優れていることになり、DRAMモジュールの性能を安定させるうえでコンポーネントBがより信頼できる選択肢となります。
 

高速データ転送では、転送線、DRAM IC、PCBからの干渉や、その他の原因で信号が乱れる可能性があるため信号の整合性を維持することが不可欠です。正確なデータ転送を確保するため、InnodiskはオシロスコープをでSPDハブからのI2C/I3C信号を測定しています。テストではコンポーネントBは時折、データの不整合の原因となる増幅度の低い信号を出力することが明らかになりました。

一方、コンポーネントAは、高信頼性のデータ転送とシステム稼働に不可欠な安定したタイミングと増幅度の特性を維持しています。したがって、安定した信号の整合性を確保するコンポーネントを採用することは、メモリーモジュールの滑らかな動作に不可欠です。